Register TIMSK dan TIFR

Register TIMSK (Timer/Counter Interrupt Mask Register) dan TIFR (Timer Interrupts Flag Register) adalah dua buah register yang sering di atur pada saat, menggunakan interupsi timer, lebih-lebih para pengguna assembler pasti lebih familiar dengan kedua register ini.

Register TIMSK (Timer/Counter Interrupt Mask Register) memiliki skema seperti ini:

berikut keterangan setiap bit-nya:

1. bit 0 __TOEI0: Timer/Counter 0 Interrupt Enable

Jika bit tersebut diberi logika satu dan bit 1 register SREG juga set maka bisa dilakukan enable interupsi overflow timer/counter0.

2. bit1__OCIE0: Timer/Counter0,Output Compare Match Interrupts Enable

Jika bit ini diberi logika satu dan bit 1 register register SREG, maka bisa dilakukan enable interupsi output compare match timer/counter0.

3. bit2__TOEI1:Timer/Counter 1 Interrupt Enable

Jika bit tersebut diberi logika satu dan bit 1 register SREG juga set maka bisa dilakukan enable interupsi overflow timer/counter1.

4. bit3__OCIE1B: Timer/Counter1,Output Compare B Match Interrupts Enable

Jika bit ini diberi logika satu dan bit 1 register SREG juga set, maka bisa dilakukan enable interupsi output compare B match timer/counter1.

5. bit4__OCIE1A: Timer/Counter1,Output Compare A Match Interrupts Enable

Jika bit ini diberi logika satu dan bit 1 register SREG juga set, maka bisa dilakukan enable interupsi output compare A match timer/counter1.

6. bit5__TICIE1: Timer/Counter 1,Input Capture Interrupt Enable

Jika bit ini diberi logika satu dan bit 1 register SREG juga set, maka bisa dilakukan enable interupsi Input Capture timer/counter1.

7. bit6__TOEI2: Timer/Counter2, Overflow Interrupts Enable

Jika bit ini diberi logika satu dan bit 1 register SREG juga set, maka bisa dilakukan enable interupsi overflow timer/counter2.

8. bit7__OCIE2: Timer/Counter2, OutputCompare Match Interrupts Enable

Jika bit ini diberi logika satu dan bit 1 register SREG juga set, maka bisa dilakukan enable interupsi OutputCompare Match timer/counter2.

Register TIFR (Timer Interrupts Flag Register) memiliki skema seperti ini:

1. bit0__TOV0: Timer/Counter0 Overflow Flag

Bit akan bernilai satu jika timer/counter0 overflow. Bit dapat dinolkan lagi dengan memberikan logika 1 ke bit flag ini.

2. bit1__OCF0: Output Compare Flag 0

Bit akan bernilai 1 jika nilai padaTimer/Counter 0 sama dengan nilai pada OCR0__Output Compare Register 0.Bit dapat dinolkan lagi dengan memberi logika 1 pada bit flag ini.

3. bit2__TOV1: Timer/Counter1 Overflow Flag

Bit akan bernilai satu jika timer/counter1 overflow. Bit dapat dinolkan lagi dengan memberikan logika 1 ke bit flag ini.

4. bit3__OCF1B: Output Compare 1B Match Flag

Bit akan bernilai 1 jika nilai pada Timer/Counter1 sama dengan pada OCR1B__Output Compare Register 1B.Bit dapat dinolkan lagi dengan memberikan logika 1 ke bit flag ini.

5. bit4__OCF1A: Output Compare 1A Match Flag

Bit akan bernilai 1 jika nilai pada Timer/Counter1 sama dengan pada OCR1B__Output Compare Register 1A.Bit dapat dinolkan lagi dengan memberikan logika 1 ke bit flag ini.

6. bit5__ICIF1: Timer/Counter 1, Input Capture Flag

7. bit6__TOV2: Timer/Counter 2 Overflow Flag

Bit akan bernilai satu jika timer/counter 2 overflow. Bit dapat dinolkan lagi dengan memberikan logika 1 ke bit flag ini.

8. bit7__OCF2: Output Compare Flag 2

Bit akan bernilai 1 jika nilai padaTimer/Counter 2 sama dengan nilai pada OCR0__Output Compare Register 2. Bit dapat dinolkan lagi dengan memberi logika 1 pada bit flag ini.